CXP2.0 HOST FPGA IP

• 符合CoaXPress V2.0 标准(JIIA NIF-001-2019) ，兼容V1.1 标准(JIIA NIF-001-2013)，V1.0 标准(JIIA NIF-001-2010).
• 支持最高CXP-12 downlink高速链接，41.6 Mbps uplink低速链接，支持CoaXPress 定义的所有速率.
• 支持link数量1，2，4，8配置，可以满足更高吞吐率的数据传输,
• 支持最多8路并行stream视频数据流，比如1个HOST连接多路相机或者连接1个相机的多路图像传感器数据.
• 使用FPGA内置的高速收发器作为PHY芯片，使用简单.
• 用户接口的控制总线采用AXI-4接口；
• 用户接口的数据总线采用简单的Video总线接口.
• 专用GPIO和触发通讯接口，允许用户发送触发信号到Device设备

支持Xilinx 全系列FPGA，目前适配完成开发板：

KC705, KCU105, ZCU102, ALINX Z19，ALINX Z7P, ALINX AXKU040等

 CXP2.0 HOST FPGA IP数据流框图

 CXP Host FPGA IP(Xilinx IP Integator)